時鐘緩沖器芯片 10路單端buffer
簡要描述:時鐘緩沖器芯片 10路單端buffer是一款高性能、低噪聲的LVCMOS房出緩沖器,此緩沖器可以從單端、差分或晶體輸入中分配出10路超低抖動時鐘。
- 產(chǎn)品型號:賽思
- 廠商性質(zhì):生產(chǎn)廠家
- 更新時間:2024-10-10
- 訪 問 量:2128
是一款高性能、低噪聲的LVCMOS房出緩沖器,此緩沖器可以從單端、差分或晶體輸入中分配出10路超低抖動時鐘。
典型應(yīng)用場景:
· RRU基準分布
· SONET,以太網(wǎng),光纖信道線路接口卡
· 光傳輸網(wǎng)絡(luò)
· GPON OLT/ONU
· 服務(wù)器和存儲局域網(wǎng)絡(luò)互連
· 醫(yī)療成像
浙江賽思電子科技有限公司成立于2013年,注冊資金2.15億人民幣,總部位于浙江嘉興科技城,全球研創(chuàng)總部位于北京中關(guān)村科幻產(chǎn)業(yè)創(chuàng)新中心,另設(shè)有西安、成都、武漢、深圳研發(fā)分部。總部占地面積20多畝,擁有近2萬平的研發(fā)辦公場所。
浙江賽思電子科技有限公司是工信部國家新興產(chǎn)業(yè)創(chuàng)業(yè)投資引導基金、北京集成電路芯片基金、中國聯(lián)通等國資背景基金重點投資的、科技部重點扶持的、多個省市政府重點投資引進的pre-IPO硬科技企業(yè)、國家企業(yè)、專精特新“小巨人"企業(yè)。
公司核心團隊出自全球時鐘技術(shù)公司,擁有國內(nèi)時頻行業(yè)技術(shù);自有FPGA守時和授時算法,可提升時鐘守時和授時能力;自研TDC技術(shù),可提升PTP打戳精度;
采用kalman濾波算法和智能參數(shù)匹配和PI控制,可實現(xiàn)高精度馴服控制;具有硬件設(shè)計與軟件深度定制開發(fā)能力,可提供定制化解決方案;所有時頻關(guān)鍵技術(shù)都有自研能力,無需外協(xié)功能模塊,可快速定位和解決產(chǎn)品問題;具有時頻大型組網(wǎng)和管理能力,可以為社會各行各業(yè)的系統(tǒng)精準運行做到保障傳輸、降低延時與通信加密的護航作用。
- 上一篇:賽思芯片原子鐘
- 下一篇:賽思時鐘緩沖器芯片 10路差分buffer